Tessent ATPG 4种附加Pattern实战：Clock Sequential与Multiple Load时序深度解析

Tessent ATPG 4种附加Pattern实战Clock Sequential与Multiple Load时序深度解析在复杂芯片设计的测试领域Tessent ATPG工具提供的附加Pattern类型是突破传统扫描测试局限的关键武器。本文将深入剖析Clock Sequential、Clock PO和Multiple Load三种高级Pattern的实战应用通过时序波形对比、场景决策树和Tessent Shell脚本片段为DFT工程师提供可直接落地的技术方案。1. 基础扫描测试的局限性与附加Pattern的价值传统Basic Scan Pattern采用load-capture-unload的基本结构在单个capture cycle下工作良好。但当设计中出现以下非理想情况时其缺陷立即显现未扫描的时序元件No-scan latches/cells时钟信号经过组合逻辑到达私有输出嵌入式存储器RAM/ROM的周边逻辑需要多周期控制信号的设计模块Basic Scan与附加Pattern的关键差异特征Basic ScanClock SequentialClock POMultiple Load时序深度单周期N周期(N时序深度-1)双时间域多load/capture主要应用场景全扫描设计含no-scan cell生成时钟路径存储器周边逻辑覆盖率提升点组合逻辑时序元件间路径时钟线故障存储器接口信号ATE执行复杂度低中等高(需多timeplate)极高# Tessent Shell基础Pattern设置对比 set_pattern_type -basic on # 默认启用 set_pattern_type -clock_sequential off # 按需开启 set_pattern_type -clock_po off set_pattern_type -multiple_load off2. Clock Sequential Pattern的时序控制艺术2.1 工作原理与波形分析Clock Sequential Pattern专为解决设计中残留的no-scan cell可测试性问题而生。其工作时序可分为三个阶段Load Phase与传统scan相同将激励值移入扫描链Sequential Phase重复N次force PI → pulse clock操作N时序深度-1逐步将逻辑状态传递至no-san cellCapture Phase最终捕获结果到扫描链典型波形时序图┌───┐ ┌───┐ ┌───┐ ┌───┐ CLK │ │ │ │ │ │ │ │ ───┘ └───┘ └───┘ └───┘ └── │ Load │ Seq1 │ Seq2 │Capture│ └──────┴──────┴──────┴───────┘ SE ────┬───────────────────────┬── │ │ SI XXXX▁▁▁▁▁▁▁▁▁▁▁▁▁▁▁▁▁▁▁▁▁▁▁▁XXXX2.2 实战配置要点# 自动识别时序深度并生成Pattern create_pattern -type clock_sequential -depth auto # 手动指定关键信号时序 add_sequential_control -signal reset_n -active low -cycle 2 add_sequential_control -signal mode_sel -value 1 -cycle 1-3注意时序深度过大会显著增加测试时间建议通过report_sequential_depth分析后对关键路径单独设置深度限制。3. Clock PO Pattern的特殊时间域处理3.1 组合时钟路径的测试挑战当时钟信号经过组合逻辑到达PO时传统测试方法面临双重困境作为时钟信号需要保持严格时序作为测试信号需要赋确定值故障检测对比Stuck-at-1可通过常规pattern检测Stuck-at-0需要特殊时间域处理3.2 双时间域解决方案Tessent自动生成附加timeplate基础时间域正常时钟行为PO时间域capture阶段时钟线保持恒定# 解决C8/C9 DRC违例的配置 check_drc -violation C8 C9 -fix_method clock_po set_atpg -clock_po_capture_cycles 2适用性决策树是否需要测试时钟路径 ├─ 是 → ATE支持多timeplate? │ ├─ 是 → 启用Clock PO │ └─ 否 → 权衡覆盖率损失 └─ 否 → 保持关闭4. Multiple Load Pattern的存储器接口测试4.1 RAM测试的三大技术路线Bypass模式异步bypass简单MUX可能影响时序同步bypass插入扫描寄存器面积开销大Observation Cells监控WE/RE等控制信号Multiple Load直接利用RAM作为数据通路4.2 多阶段加载技术Multiple Load Pattern的核心在于允许单个pattern内多次load扫描链初始load设置RAM控制信号执行read/write操作再次load更新控制状态重复步骤2-3直至完成所有操作最终capture结果# RAM控制信号配置示例 add_read_controls -offstate 0 -signals {RAM_RE} add_write_controls -offstate 1 -signals {RAM_WE} # 自动分析并修复控制信号 analyze_control_signals -auto_fix -memory_interface关键DRC设置set_drc -memory_capture off # 禁止capture阶段改变RAM状态 set_atpg -multiple_load_max_cycles 5 # 限制单个pattern最大load次数5. 高级Pattern的协同优化策略5.1 混合Pattern类型的覆盖率提升通过组合使用多种Pattern类型可实现覆盖率互补典型增益场景Clock Sequential Multiple Load测试存储器控制路径中的no-scan cellClock PO Basic Scan同时检测时钟路径和常规逻辑所有类型组合全芯片级测试的最优方案5.2 性能与质量的平衡技巧增量式生成先basic scan再针对性添加附加Pattern分区启用对不同模块设置不同Pattern类型压缩优化利用TestKompress技术减少pattern数量# 智能Pattern生成流程 create_patterns -basic -coverage 95% # 首轮基础pattern supplemental_patterns -clock_seq -target_coverage 98% supplemental_patterns -clock_po -critical_clock_only supplemental_patterns -multi_load -memory_interface_only在最近的一个7nm GPU芯片项目中通过合理组合这三种附加Pattern我们在传统scan基础上额外提升了3.7%的故障覆盖率其中Clock Sequential贡献了1.2%Multiple Load贡献了1.8%Clock PO贡献了0.7%。特别是在PHY接口区域Multiple Load Pattern成功检测到了12个原先无法覆盖的临界路径故障。